1) HSPA+
增强型高速分组接入
2) high speed downlink packet access(HSDPA)
高速下行分组接入(HSDPA)
3) HSDPA
高速下行分组接入
1.
This paper has described in detail the key technologies of TD-SCDMA high speed downlink packet access(HSDPA),and compared HSPDA with WCDMA.
对TD-SCDMA高速下行分组接入技术(HSDPA)中的关键技术作了详细的描述,并与WCDMA高速下行分组接入技术作了比较。
2.
In order to guarantee the high performance and low computation load of HSDPA to suit the high speed data transmission and integrate the maximum ratio combining method with Turbo coding principle,this paper proposes a novel combining HARQ scheme named MRC-TCP.
为了保证高速下行分组接入(HSDPA)的高性能和低运算量,以适应高速数据传输,将最大比例合并方式与Turho码原理方式相结合,提出了一种新的混合自动重发请求(HARQ)合并译码方法——MRC-TCP。
3.
High speed downlink packet access(HSDPA) is an enhanced wireless access technology which is being developed as the evolution of 3G systems.
HSDPA(High Speed Downlink Packet Access)即高速下行分组接入技术是3G中的一项重要技术,它作为一种无线增强技术极大的提高了系统的下行数率,而且同时适用于WCDMA和TD-SCDMA系统。
4) High Speed Downlink Packet Access
高速下行分组接入
1.
Research of High Speed Downlink Packet Access in the WCDMA;
WCDMA的高速下行分组接入技术研究
2.
Adaptive Modulation and Coding (AMC) is one of the key technologies for High Speed Downlink Packet Access (HSDPA),and it can change the style of modulation and coding according to channel quality, thus reasonably using and allocating system resources.
自适应调制编码(AMC)是高速下行分组接入(HSDPA)的关键技术之一,它可以根据信道质量情况的改变调整调制与编码方式,从而合理地利用和分配系统资源。
3.
Unique problems that hybrid automatic repeat request(HARQ) encounter in time division duplex-high speed downlink packet access(TDD-HSDPA) systems are analyzed,especially when smart antennas are introduced.
对自动重传请求(HARQ)技术在时分双工、高速下行分组接入(TDD-HSDPA)系统中,特别是在采用了智能天线后遇到的一些特定问题进行了分析,提出了一种自适应编码与调制(AMC)和HARQ的融合方案。
5) HSUPA
高速上行分组接入
1.
In this paper, the system performance of VoIP on HSUPA is studied by the semi-analytical prediction and the system level simulations.
通过半解析方法预测和系统标准仿真两种方式,对基于高速上行分组接入(HSUPA)的VoIP系统性能进行了研究。
2.
As the enhanced technology of TD-SCDMA, HSUPA can improve the speed of uplink, increase the throughput and decrease the time delay.
TD-SCDMA的高速上行分组接入(HSUPA)作为3G增强技术,可以有效提高上行速率、增加吞吐量、减少延时。
3.
In combination of the TD-SCDMA system, this paper analyses the performance of HSUPA applied in TD-SCDMA net, including the effect on net performance.
文章阐述了高速上行分组接入技术HSUPA的特点,并结合TD-SCDMA系统,分析了HSUPA技术应用于TD-SCDMA网络的性能,以及对网络性能的影响。
6) HSDPA
高速下行链路分组接入
1.
In order to improve the power efficiency and decrease the interference of the HSDPA system,two algorithms are proposed: the algorithm based on the power offset of the downlink DPCCH pilot field and the algorithm based on CQI value.
为提高高速下行链路分组接入(HSDPA)系统功率的利用率,降低干扰,提出了HS-SCCH控制信道的两种功率控制算法:基于下行DPCCH导频域的功率偏移和基于CQI的功率控制。
2.
So there is no essential difference among WCDMA,GSM and HSDPA system in public common channel negotiation mechanism.
传统集中模式下的高速下行链路分组接入(HSDPA)公共信道协商机制与宽带码分多址(WCDMA)、传统GSM网络无本质区别,游离于无线资源分析之外,成为信道设计的盲区。
3.
High Speed Downlink Packet Access (HSDPA) is an evolution version of WCDMA.
高速下行链路分组接入(High Speed Downlink Packet Access)系统建立在WCDMA基础上,使用了诸如自适应调制与编码(AMC)、混合自动重传请求(H-ARQ)、快速小区选择(FCS)等技术,引入了高速下行链路共享信道(HS-DSCH)、高速共享控制信道(HS-SCCH)等逻辑信道及相关物理信道。
补充资料：增强型与耗尽型金属-氧化物-半导体集成电路
耗尽型MOS晶体管用作负载管，增强型MOS晶体管用作驱动管组成反相器（图1），并以这种反相器作为基本单元而构成各种集成电路。这种集成电路简称E/D MOS。
特点 E/D MOS电路的速度快，电压摆幅大,集成密度高。MOS反相器的每级门延迟取决于负载电容的充电和放电速度。在负载电容一定的条件下，充电电流的大小是决定反相器延迟的关键因素。各种MOS反相器的负载特性见图2。在E/D MOS反相器中，作为负载的耗尽型管一般工作在共栅源（栅与源相连,其电压uGS＝0）状态。把耗尽型MOS晶体管的输出特性IDS～VDS曲线，沿纵轴翻转180o,取出其中uGS＝0的曲线,即可得到E/D MOS反相器的负载（图2）。E/D MOS反相器具有接近于理想恒流源的负载特性。与E/E MOS反相器(负载管和驱动管都用增强型MOS晶体管的)相比,同样尺寸的理想E/D MOS电路，可以获得更高的工作速度,其门延迟(tpd)可减少至十几分之一。由于耗尽型管存在衬偏调制效应,E/D MOS反相器的负载特性变差,tpd的实际改进只有1/5～1/8。此外，由于E/DMOS反相器输出电压uo没有阈电压损失，最高输出电压uo可达到电源电压UDD=5伏(图1)。因此，比饱和负载E/E MOS反相器的电压摆幅大。另一方面,由于E/D MOS反相器的负载特性较好，为了达到同样的门延迟,E/D MOS反相器的负载管可以选用较小的宽长比,从而占用较少的面积;为了得到相同的低电平,E/D MOS反相器的βR值也比E/E MOS反相器的βR值小些。与E/E MOS电路相比，E/D MOS电路的集成密度约可提高一倍。
结构与工艺 只有合理的版图设计和采用先进的工艺技术,才能真正实现E/D MOS电路的优点。图3是E/D MOS反相器的剖面示意图。E/DMOS电路的基本工艺与 NMOS电路类同（见N沟道金属-氧化物-半导体集成电路）。其中耗尽管的初始沟道，是通过砷或磷的离子注入而形成的。为了使负载管的栅与源短接，在生长多晶硅之前，需要进行一次"埋孔"光刻。先进的 E/D MOS的结构和工艺有以下特点。①准等平面：引用氮化硅层实现选择性氧化，降低了场氧化层的台阶；②N沟道器件:电子迁移率约为空穴迁移率的三倍,因而N沟道器件有利于提高导电因子；③硅栅自对准：用多晶硅作栅，可多一层布线。结合自对准，可使栅、源和栅、漏寄生电容大大减小。
采用准等平面、 N沟道硅栅自对准技术制作的 E/D MOS电路，已达到tpd≈4纳秒，功耗Pd≈1毫瓦,集成密度约为300门／毫米2。E/D MOS电路和CMOS电路是MOS大规模集成电路中比较好的电路形式。CMOS电路（见互补金属-氧化物-半导体集成电路）比E/D MOS电路的功耗约低两个数量级,而E/D MOS电路的集成密度却比CMOS电路约高一倍,其工艺也比CMOS电路简单。E/D MOS电路和CMOS电路技术相结合，是超大规模集成电路技术发展的主要方向。
特点 E/D MOS电路的速度快，电压摆幅大,集成密度高。MOS反相器的每级门延迟取决于负载电容的充电和放电速度。在负载电容一定的条件下，充电电流的大小是决定反相器延迟的关键因素。各种MOS反相器的负载特性见图2。在E/D MOS反相器中，作为负载的耗尽型管一般工作在共栅源（栅与源相连,其电压uGS＝0）状态。把耗尽型MOS晶体管的输出特性IDS～VDS曲线，沿纵轴翻转180o,取出其中uGS＝0的曲线,即可得到E/D MOS反相器的负载（图2）。E/D MOS反相器具有接近于理想恒流源的负载特性。与E/E MOS反相器(负载管和驱动管都用增强型MOS晶体管的)相比,同样尺寸的理想E/D MOS电路，可以获得更高的工作速度,其门延迟(tpd)可减少至十几分之一。由于耗尽型管存在衬偏调制效应,E/D MOS反相器的负载特性变差,tpd的实际改进只有1/5～1/8。此外，由于E/DMOS反相器输出电压uo没有阈电压损失，最高输出电压uo可达到电源电压UDD=5伏(图1)。因此，比饱和负载E/E MOS反相器的电压摆幅大。另一方面,由于E/D MOS反相器的负载特性较好，为了达到同样的门延迟,E/D MOS反相器的负载管可以选用较小的宽长比,从而占用较少的面积;为了得到相同的低电平,E/D MOS反相器的βR值也比E/E MOS反相器的βR值小些。与E/E MOS电路相比，E/D MOS电路的集成密度约可提高一倍。
结构与工艺 只有合理的版图设计和采用先进的工艺技术,才能真正实现E/D MOS电路的优点。图3是E/D MOS反相器的剖面示意图。E/DMOS电路的基本工艺与 NMOS电路类同（见N沟道金属-氧化物-半导体集成电路）。其中耗尽管的初始沟道，是通过砷或磷的离子注入而形成的。为了使负载管的栅与源短接，在生长多晶硅之前，需要进行一次"埋孔"光刻。先进的 E/D MOS的结构和工艺有以下特点。①准等平面：引用氮化硅层实现选择性氧化，降低了场氧化层的台阶；②N沟道器件:电子迁移率约为空穴迁移率的三倍,因而N沟道器件有利于提高导电因子；③硅栅自对准：用多晶硅作栅，可多一层布线。结合自对准，可使栅、源和栅、漏寄生电容大大减小。
采用准等平面、 N沟道硅栅自对准技术制作的 E/D MOS电路，已达到tpd≈4纳秒，功耗Pd≈1毫瓦,集成密度约为300门／毫米2。E/D MOS电路和CMOS电路是MOS大规模集成电路中比较好的电路形式。CMOS电路（见互补金属-氧化物-半导体集成电路）比E/D MOS电路的功耗约低两个数量级,而E/D MOS电路的集成密度却比CMOS电路约高一倍,其工艺也比CMOS电路简单。E/D MOS电路和CMOS电路技术相结合，是超大规模集成电路技术发展的主要方向。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条