1) High Speed Serial Transmission
高速串行传输
1.
25Gbps high speed serial transmission with RocketIO are emphasesly discussed.
25Gbps高速串行传输的设计方案。
2.
An implementation scheme of video data acquisition and high speed serial transmission based on Rocket I/O of VIRTEX II PRO FPGA is introduced in this paper.
介绍了一种以VIRTEXⅡPRO系列FPGA中RocketI/O为核心的视频数据采集和高速串行传输系统的实现方案。
3.
Design and Implementation of High Speed Serial Transmission Protocol Based on RocketIO;
采用Xilinx公司Virtex-II Pro系列FPGA内嵌得SERDES模块——RocketIO作为高速串行协议的物理层,利用其8B/10B的编解码和串化、解串功能,实现了两板间基于数据帧的简单高速串行传输,并在ISE环境中对整个协议进行了仿真,当系统频率为100MHz,串行速率在2Gbps时,在验证板上用chipscope抓取的数据表明能够实现两板间数据的高速无误串行传输。
2) high-speed serial transmission
高速串行传输
1.
Design and implementation of high-speed serial transmission interface based on FPGA;
基于FPGA的高速串行传输接口的设计与实现
2.
This paper is to design a high-speed serial transmission mechanism in SATA physical layer based on the RocketIO tranceiver module of Virtex-4 FPGA.
实验结果表明:采用RocketIO收发器进行高速串行传输设计,符合SATA物理层设计要求,并提高系统的集成度和可靠性,为SATA接口的固态硬盘开发奠定基础。
3) high-speed serial image transmission
高速串行图像传输
4) serial transmission
串行传输
1.
Theory and realization of high-speed serial transmission for RocketIO;
RocketIO高速串行传输原理与实现
2.
Based on RocketIO,a serial transmission up to 1.
文章给出了展宽电路和串行传输的测试结果。
3.
Through the example of serial transmission,the technique of high-speed signal source based on PCI bus is discussed.
以串行传输为例,介绍了基于PCI总线的高速信号源设计方法。
6) high speed serial
高速串行
1.
By using Intel Xeon LV processor and by rational layout and wire for high speed serial bus through EDA tools and simulation software, the type of multiple master parallel processing rugged computer is realized.
采用Intel Xeon LV处理器,利用先进的EDA工具和仿真软件进行高速串行总线的合理布局布线,实现了一种支持多主并行处理的加固计算机。
补充资料：高速数字信号传输
高速数字信号传输
high speed digital signal transmission
高面·213·阻抗z。时，人射电流全流人zL，终点L的端电压等于人射电压U印(t)，没有反射产生。这是波形完全不畸变传到终点的理想情况。当负载阻抗不等于特性阻抗时，就产生第一次反射，终端电压等于人射电压和反射电压之和。第一次反射电压Um沿相反方向又经Td人射到始端S，由于始端的内阻一般不等于特性阻抗，又产生新的反射电压U附，这时始端电压为U段二U田+U田。始端的第一次反射电压U咧还继续传向终端，再产生第二次反射。这个过程一直继续下去，直到第n次反射电压接近零，波形达到稳定为止。始端电压是U团(t)和多次反射后形成的始端电压在时间轴上的迭加，即始端所有人射电压和反射电压的总和。同样，终端电压是终端的多次人射电压和反射电压对时间的迭加。 传输线沿线各点的数字信号是驱动信号和多次反射迭加形成的，反射程度决定了信号畸变的形状和大小。传输线的特性阻抗、传输速度和长度、多段传输线的接续方式和均匀性都直接影响到反射。 匹配终端数字电路既是驱动电路又是负载电路，它的翰出阻抗构成传输线驱动电路的内阻Ro，输人阻抗构成传输线的负载zL。数字电路(包括下rL，ECL和CNIC巧电路)的输人阻抗和愉出阻抗都是非线性的。输人阻抗的电阻成分在0态和1态都呈几十切的大电阻，在开关过渡区则在百n数量级。电抗成分为电容，约几个产。ECL电路的输出阻抗与TTL电路、〔加K巧电路不同。ECL电路采用射极跟随器翰出，在高电平(1态)和低电平(0态)时的输出阻抗比较接近(均为数n)，TTL电路和CN正巧电路的不同电平时的输出阻抗则有较大差别。 为了吸收反射，减少传输线不匹配和沿线负载的不良影响，普遍采用匹配终端的方法，常用的匹配终端的方法有以下5种。 (1)串联电阻适用于负载集中在线的终端的情况。电阻串接在驱动源附近，其阻值为负载传输线特性阻抗和驱动源内阻之差。 (2)并联电阻此方法应用广泛。将阻值等于负载传输线特性阻抗的电阻一端接在传输线终点上，电阻另一端接地或接电源巧。在ECL电路中，VT=一ZV;在1、，L电路中，VT=+3v或+svo (3)分压电阻适用于丁TL电路。传输线终点上接有两个电阻，其中一个电阻另一端接十SV，另一个电阻的另一端接地。此方法本质上等效于并联电阻，常用于时钟信号线和总线上。 (4)阻容网络在TTL电路和OMO6电路中能很好地工作。此方法是将电阻和电容串联接在传输线终点与地之间，电容值在200妞一600 pF范围内。电容与电阻形成的时间常数(RC值)必须大于负载传输线延迟的两倍。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条