1) double direction counting circuit
双向计数电路
2) two pulse counting circuit
双脉冲计数电路
3) direction recognition and pulse counting circuit
辨向计数电路
4) bilateral circuit
双向电路
1.
Three familiar problems of using VHDL hardware description language to design FPGA under the MAX plus II development platform are discussed in detail,the grade duty ratio frequency dividing circuit,the time delay circuit,the bilateral circuit.
详细讨论了在MAX plus II开发平台下使用VHDL硬件描述语言设计现场可编程门阵列(FP-GA)时常见的三个问题:等占空比分频电路、延时任意量的延时电路、双向电路。
5) counting by double direction
双向计数
6) Count Circuit
计数电路
1.
Design of Count Circuit of Encoder in CNC Machine Tool;
数控机床中光电编码器计数电路设计
2.
Design of a programmable count circuit for photoelectric encoder;
一种光电编码器用可编程计数电路的设计
补充资料：高低分分段双向截除法
高低分分段双向截除法
即在考核打分时为消除考核者主观打人情分的影响，而对考核得出的结果按所有考核成员得出分值的平均值的一定比例限定高低分区间，对超过此区间的考核分数的使用进行限定，在统计成绩时而不予考虑、计算。此种方法可控制打分者在一定程度上约束自己的打分行为，将其控制在一定程度内，否则其打出的分数将视为无效，实际上也即相当于放弃了自己的投票权。由于实际考核工作中，评委主观打分和打人情分的倾向较普遍，因而对于优化考核有一定意义。但此种方法对考核者人数较多的情况下更适用，而考核者人数较少时（更易受事前操纵、考核者信息泄露风险系数增加、恶意评分者博弈动机增强等因素影响），其有效性将会降低。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条