1) poly-phase decimate filter
多相抽取滤波器
2) Polystage-decimation filter
多级抽取滤波器
1.
The optimized design of Polystage-decimation filter is given too.
采用MATLAB对数字下变频模块进行性能仿真和高效的设计,给出优化的多级抽取滤波器设计结果;并结合基于软件无线电构架的BPSK通信体制,证明数字下变频算法稳定可靠,适用全数字接收机的设计要求。
3) decimation filter
抽取滤波器
1.
In order to minish the power consumption and the area of A/D converter,the structure of digital decimation filter in Δ-ΣA/D converters is designed by analyzing its principle.
为了减小模数转换器的功耗及芯片面积,通过对抽取滤波器原理的分析,设计了Δ-Σ模数转换器中的数字抽取滤波器,利用结构简单的梳状滤波器和半带滤波器完成了有效结构实现,并结合Matlab工具对该滤波器进行了理论仿真、性能分析。
2.
An approach for designing digital-intermediate frequency(IF) receiver is introduced,the principle analysis and deduction of all parts of the receiver are performed including design of available-band filter,Analog-to-Digital Converter(ADC),digital orthogonal transforms based on digital polyphase filter,decimation filter,baseband signal processing unit.
介绍了一种数字中频接收机的设计,对接收机的各个组成部分进行了原理分析和推导,包括可变带宽滤波器、ADC、基于多相滤波器的数字正交变换、抽取滤波器设计、基带信号处理单元设计,得出样机的各样性能参数。
3.
This paper introduces the principle and structure of decimation filter in software radio, analyzes and compares the performances of various decimation filters, and finally, discusses the optimal realization in FPGA.
简述软件无线电中抽取滤波器的原理与结构,分析并比较了多种抽取滤波器的性能,最后给出了在FPGA中的最佳实现方法。
4) decimator
抽取滤波器
1.
Design for the Decimator of Second Order Sigma-delta ADC;
二阶∑-△ADC中抽取滤波器的设计
2.
Design of a digital decimator of sigma-delta ADC is discussed.
本文主要论述了用于音频系统ADC的过采样抽取滤波器的设计。
5) half band decimation filter
半带抽取滤波器
6) FIR decimating filter
FIR抽取滤波器
1.
Design and implementation of FIR decimating filter based on C2V1000;
基于XC2V1000型FPGA的FIR抽取滤波器的设计与实现
补充资料：波数字滤波器
由两端终接电阻负载的无源LC梯形滤波器导出的一种数字滤波器结构。应用双线性变换S=k(1-Z-1)/(1+Z-1)可将用波参数描述的无源元件,实现为数字元件。表1列出了无源元件R、C、L及其对应的由延时单元、乘法器和加法器构成的数字元件。
通常高阶递归型数字滤波器的级联型或并联型有产生极限环振荡的危险。此外,在输入信号非常小时,由于舍入误差的高度相关，也可能导致数字滤波器的不稳定而产生固定振荡。1971年，提出波数字滤波器的伪无源性概念，并论证了这种数字滤波器的低灵敏度特性。波数字滤波器具有良好的稳定性，可以用较短的系数字长实现，有良好的动态范围，不会出现极限环振荡（即在环路情况下应用也不会出现任何杂散振荡）。这种数字滤波器特别适用于通信系统。
在波数字滤波器结构中，用波参数描述的元件，在联接时必须遵从端口间阻抗匹配的原则。相应地，数字元件之间的联接按其为串联或并联分别采用由乘法器和加法器构成的串联适配器或并联适配器匹配联接。适配器符号及其对应的联接关系见表2。图为三阶椭圆型低通LC 梯形滤波器及其等效的波数字滤波器。 波数字滤波器的另一种结构称为波格型数字滤波器，是由对称型或格型无源LC 滤波器导出的。
参考书目
A. Antonious, Digital Filter : Analysis and Design,McGraw-Hill Co.,New York,1979.
通常高阶递归型数字滤波器的级联型或并联型有产生极限环振荡的危险。此外,在输入信号非常小时,由于舍入误差的高度相关，也可能导致数字滤波器的不稳定而产生固定振荡。1971年，提出波数字滤波器的伪无源性概念，并论证了这种数字滤波器的低灵敏度特性。波数字滤波器具有良好的稳定性，可以用较短的系数字长实现，有良好的动态范围，不会出现极限环振荡（即在环路情况下应用也不会出现任何杂散振荡）。这种数字滤波器特别适用于通信系统。
在波数字滤波器结构中，用波参数描述的元件，在联接时必须遵从端口间阻抗匹配的原则。相应地，数字元件之间的联接按其为串联或并联分别采用由乘法器和加法器构成的串联适配器或并联适配器匹配联接。适配器符号及其对应的联接关系见表2。图为三阶椭圆型低通LC 梯形滤波器及其等效的波数字滤波器。 波数字滤波器的另一种结构称为波格型数字滤波器，是由对称型或格型无源LC 滤波器导出的。
参考书目
A. Antonious, Digital Filter : Analysis and Design,McGraw-Hill Co.,New York,1979.
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条