1) expansional enhanced
张量的增强型
1.
A new expansional enhanced feed forward neural network model for fault diagnosis of rotating machinery was further provided in this paper, based on studying a conventional back--propagation diagnostic neuralnetwork.
在多层前向神经网络模型的研究基础上，提出了基于张量的增强型前向神经网络诊断模型，以实现在已知输入模式不变的情况下，增强原始模式的表达，从而提高了诊断的精度。
2) paper strength
纸张增强
1.
The effect of compound of cationic polyacrylamide(CPAM,molecular weight 105000,cationicity13%)and hydrolyzed poly-acrylamide(APAM,molecular weight 1500000、3000000、3000000～6000000,hydrolysis degree25%～35%)as the dual additive on paper strength was studied.
5×104,阳离子度13%)与不同相对分子质量的阴离子聚丙烯酰胺(APAM,相对分子质量150×104、300×104、(300～600)×104,水解度25%～35%)并用作为纸张增强剂,研究了二者并用的配比及APAM相对分子质量的大小对纸张的增强作用。
3) paper strengthening
纸张增强
1.
Synthesis of dimethylaminopropylacrylamide and paper strengthening;
二甲胺基丙撑丙烯酰胺的合成与纸张增强
2.
This article discussed the effect of calcium sulfate whisker on paper strengthening and obtained the optimum technology condition.
结果表明,硫酸钙晶须对纸张具有一定的增强作用,当硫酸钙晶须加入量低于10%时,纸页各项强度均有一定程度下降,当加入量高于10%时,纸页各项强度随加入量的增加而升高,硫酸钙晶须加入量为25%时,纸页各项强度达到最大值,继续加入硫酸钙晶须,纸页强度则逐渐下降;纸浆打浆度为50~55°SR时,硫酸钙晶须用于纸张增强的效果最佳。
4) tonicize
增强张力
5) tension stiffening
张力增强
6) augmentation
[英][,ɔ:gmen'teiʃən] [美][,ɔgmɛn'teʃən]
增大，增长，扩张;增加量;加强;增加物
补充资料：增强型与耗尽型金属-氧化物-半导体集成电路
耗尽型MOS晶体管用作负载管，增强型MOS晶体管用作驱动管组成反相器（图1），并以这种反相器作为基本单元而构成各种集成电路。这种集成电路简称E/D MOS。
特点 E/D MOS电路的速度快，电压摆幅大,集成密度高。MOS反相器的每级门延迟取决于负载电容的充电和放电速度。在负载电容一定的条件下，充电电流的大小是决定反相器延迟的关键因素。各种MOS反相器的负载特性见图2。在E/D MOS反相器中，作为负载的耗尽型管一般工作在共栅源（栅与源相连,其电压uGS＝0）状态。把耗尽型MOS晶体管的输出特性IDS～VDS曲线，沿纵轴翻转180o,取出其中uGS＝0的曲线,即可得到E/D MOS反相器的负载（图2）。E/D MOS反相器具有接近于理想恒流源的负载特性。与E/E MOS反相器(负载管和驱动管都用增强型MOS晶体管的)相比,同样尺寸的理想E/D MOS电路，可以获得更高的工作速度,其门延迟(tpd)可减少至十几分之一。由于耗尽型管存在衬偏调制效应,E/D MOS反相器的负载特性变差,tpd的实际改进只有1/5～1/8。此外，由于E/DMOS反相器输出电压uo没有阈电压损失，最高输出电压uo可达到电源电压UDD=5伏(图1)。因此，比饱和负载E/E MOS反相器的电压摆幅大。另一方面,由于E/D MOS反相器的负载特性较好，为了达到同样的门延迟,E/D MOS反相器的负载管可以选用较小的宽长比,从而占用较少的面积;为了得到相同的低电平,E/D MOS反相器的βR值也比E/E MOS反相器的βR值小些。与E/E MOS电路相比，E/D MOS电路的集成密度约可提高一倍。
结构与工艺 只有合理的版图设计和采用先进的工艺技术,才能真正实现E/D MOS电路的优点。图3是E/D MOS反相器的剖面示意图。E/DMOS电路的基本工艺与 NMOS电路类同（见N沟道金属-氧化物-半导体集成电路）。其中耗尽管的初始沟道，是通过砷或磷的离子注入而形成的。为了使负载管的栅与源短接，在生长多晶硅之前，需要进行一次"埋孔"光刻。先进的 E/D MOS的结构和工艺有以下特点。①准等平面：引用氮化硅层实现选择性氧化，降低了场氧化层的台阶；②N沟道器件:电子迁移率约为空穴迁移率的三倍,因而N沟道器件有利于提高导电因子；③硅栅自对准：用多晶硅作栅，可多一层布线。结合自对准，可使栅、源和栅、漏寄生电容大大减小。
采用准等平面、 N沟道硅栅自对准技术制作的 E/D MOS电路，已达到tpd≈4纳秒，功耗Pd≈1毫瓦,集成密度约为300门／毫米2。E/D MOS电路和CMOS电路是MOS大规模集成电路中比较好的电路形式。CMOS电路（见互补金属-氧化物-半导体集成电路）比E/D MOS电路的功耗约低两个数量级,而E/D MOS电路的集成密度却比CMOS电路约高一倍,其工艺也比CMOS电路简单。E/D MOS电路和CMOS电路技术相结合，是超大规模集成电路技术发展的主要方向。
特点 E/D MOS电路的速度快，电压摆幅大,集成密度高。MOS反相器的每级门延迟取决于负载电容的充电和放电速度。在负载电容一定的条件下，充电电流的大小是决定反相器延迟的关键因素。各种MOS反相器的负载特性见图2。在E/D MOS反相器中，作为负载的耗尽型管一般工作在共栅源（栅与源相连,其电压uGS＝0）状态。把耗尽型MOS晶体管的输出特性IDS～VDS曲线，沿纵轴翻转180o,取出其中uGS＝0的曲线,即可得到E/D MOS反相器的负载（图2）。E/D MOS反相器具有接近于理想恒流源的负载特性。与E/E MOS反相器(负载管和驱动管都用增强型MOS晶体管的)相比,同样尺寸的理想E/D MOS电路，可以获得更高的工作速度,其门延迟(tpd)可减少至十几分之一。由于耗尽型管存在衬偏调制效应,E/D MOS反相器的负载特性变差,tpd的实际改进只有1/5～1/8。此外，由于E/DMOS反相器输出电压uo没有阈电压损失，最高输出电压uo可达到电源电压UDD=5伏(图1)。因此，比饱和负载E/E MOS反相器的电压摆幅大。另一方面,由于E/D MOS反相器的负载特性较好，为了达到同样的门延迟,E/D MOS反相器的负载管可以选用较小的宽长比,从而占用较少的面积;为了得到相同的低电平,E/D MOS反相器的βR值也比E/E MOS反相器的βR值小些。与E/E MOS电路相比，E/D MOS电路的集成密度约可提高一倍。
结构与工艺 只有合理的版图设计和采用先进的工艺技术,才能真正实现E/D MOS电路的优点。图3是E/D MOS反相器的剖面示意图。E/DMOS电路的基本工艺与 NMOS电路类同（见N沟道金属-氧化物-半导体集成电路）。其中耗尽管的初始沟道，是通过砷或磷的离子注入而形成的。为了使负载管的栅与源短接，在生长多晶硅之前，需要进行一次"埋孔"光刻。先进的 E/D MOS的结构和工艺有以下特点。①准等平面：引用氮化硅层实现选择性氧化，降低了场氧化层的台阶；②N沟道器件:电子迁移率约为空穴迁移率的三倍,因而N沟道器件有利于提高导电因子；③硅栅自对准：用多晶硅作栅，可多一层布线。结合自对准，可使栅、源和栅、漏寄生电容大大减小。
采用准等平面、 N沟道硅栅自对准技术制作的 E/D MOS电路，已达到tpd≈4纳秒，功耗Pd≈1毫瓦,集成密度约为300门／毫米2。E/D MOS电路和CMOS电路是MOS大规模集成电路中比较好的电路形式。CMOS电路（见互补金属-氧化物-半导体集成电路）比E/D MOS电路的功耗约低两个数量级,而E/D MOS电路的集成密度却比CMOS电路约高一倍,其工艺也比CMOS电路简单。E/D MOS电路和CMOS电路技术相结合，是超大规模集成电路技术发展的主要方向。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条