1) N digit fractional divider
N数字小数分频器
2) digital frequency divider
数字分频器
1.
The comparison of digital frequency divider and traditional analog frequency divider shows that the former is more superadded.
比较了数字分频器与传统模拟分频器,说明数字分频器更具优点。
3) fractional-N divider
小数分频器
1.
Approach to the Sigma-Delta fractional-N divider based on FPGA;
基于FPGA的∑-Δ小数分频器实现
4) Decimal Frequency Divider
小数分频器
1.
Decimal Frequency Divider Design-Based on DDS;
基于DDS的小数分频器的设计
2.
This paper presents the frequency division theory and circuit design of dualmodulus preset decimal frequency divider based on FPGA.
介绍了一种基于 FPGA的双模前置小数分频器的分频原理及电路设计 ,并用 Verilog H DL编程 ,在 Model SimSE平台下实现分频器的仿真 ,并用 Xilinx公司的芯片 Spartan 3来实现。
3.
The accurate decimal frequency divider is used in the research.
研究时采用了精确小数分频器 ,将高分频倍数N ,用 2个低分频倍数K和m(K +m
5) fractional divider
小数分频器
1.
It introduces the application of sigma delta in A/D for digit fractional divider, and describes the improvement to output phase vibration in fractional divider due to the application of sigma delta.
分析了ΣΔ对 S/ N的改善作用 ,将ΣΔ在 A/ D中的应用引入到数字小数分频器中 ,简述了ΣΔ对小数分频器输出相位抖动的改善 ,提出用单级 ΣΔ累加器复用取代多级累加器级联的概念 。
2.
The article analyses the improvement of sigma delta to S/N, introduces the application of sigma delta in A/D into N digit fractional divider, simply describes the improvement of sigma delta to the output phase vibration of N fractional divider, raises the conception of repeatedly cycled utilization of a sigma delta accumulator replacting multiple accumulators.
分析了Σ-Δ对 S/ N的改善作用 ,将Σ-Δ在 A/ D中的应用引入到 N-数字小数分频器中 ,简述了Σ-Δ对 N-小数分频器输出相位抖动的改善 ,提出用单级Σ-Δ累加器级取代多级累加器级联复用概
6) digital frequency analyzer
数字频率分析器
补充资料：小数
| 小数 decimal number 有限小数和无限小数的统称。即在十进制下用形式a0.a1a2…an…表示的数，其中a0是一个整数，a1，a2…，an，…是0到9的正整数，式中小点“.”称作小数点 ，小数点左边的a0称为小数的整数部分，整数为零的小数称为纯小数。某个数码右边的所有数码都是 0的小数称为有限小数；任何一位数码右边总有不是0的数码的小数称为无限小数。 |
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条