1) all-digital parallel receiver (APRX)
全数字并行接收机
1.
The all-digital parallel receiver (APRX) is more stable than analog receivers for wideband operations.
针对一种全数字并行接收机结构(APRX),提出了一种分数间隔的并行均衡新算法(PFSE)。
2) Approximate parallel receiver(APRX)
数字并行接收机
3) all digital receiver
全数字接收机
1.
This paper researched the timing extraction technique in the implementation of the all digital receiver in detail.
针对全数字接收机研究中的定时提取技术 ,对数字滤波和近最佳定时提取算法进行了新的改进 ,通过计算机摸拟表明改进后的算法具有收敛速度快、抖动小、抗载波固定相差和运算量小等特点。
2.
Based on the correction algorithms via digital filter, this paper deals with the design and realization of an all digital receiver with differential quadrature phase shift keying (DQPSK) modulation scheme, which has a data rate of 4.
８ｋｂｉｔ／ｓ的四相差分相移键控调制（ＤＱＰＳＫ）的全数字接收机，并且对存在多普勒频漂和载波频差时的性能进行了分析和测试。
3.
Carrier synchronization is a key technology of all digital receiver for QPSK signal coherent demodulation.
QPSK信号相干解调时的载波同步是设计QPSK全数字接收机的一个技术难点,它有两个方面,一是载波频偏估计,二是载波相位估计。
4) all-digital receivers
全数字接收机
1.
The interpolation performance of BPSK all-digital receivers is investigated through simulation.
现代通信越来越依靠全数字处理技术,本文介绍了全数字接收机中的定时调整问题,并对BPSK全数字接收机的内插性能进行了仿真。
5) All-digital receiver
全数字接收机
1.
To the trend of replacement of tranditional analog receiver with all-digital receiver, an all-digital DS/CDMA receiver has been implemened on a FPGA.
针对全数字接收机正逐步取代传统模拟接收机的发展趋势,在一片FPGA上实现了全数字DS/CD MA接收机的系统设计。
2.
A residual frequency offset correction algorithm based on the minimum mean square error in all-digital receiver is introduces,which aims to decline the cumulative error rate caused by the residual frequency offset,and to determine the size of decision threshold through the use of minimum mean square error criterion.
介绍了一种在全数字接收机中基于最小均方误差的残余频偏矫正算法,目的是改善由于残余频偏累积引起的误码率的加剧,以及通过利用最小均方误差判定准则确定判决门限值的大小。
3.
This paper is concerned with the carrier residual frequency offset,which may drag down the system performance owing to its incomplete estimation during the carrier frequency offset estimation in the all-digital receiver.
为解决全数字接收机载波频偏估计过程的载波频偏估计不完全引起的系统性能下降的问题,该文在分析和研究残余频偏与残余相偏之间关系的基础上,提出了一种基于LMS短时反馈的载波残余频偏矫正算法,即利用反馈时间段内计算出来的残余相偏来直接矫正后续接收数据的相位。
6) All-digital receiver
全数字式接收机
1.
The development of modern radar receiver tends to the trend of all-digital receiver,now the speed of ADC and DSP chip limits its utillization.
全数字式接收机是未来雷达接收机的发展方向。
补充资料：全数字仿真计算机
仿真的专用数字计算机。数字计算机具有易于设计程序、可靠性高和价格低等优点，在仿真技术中越来越受到重视。但是，仿真试验往往要求实时处理。对于复杂的系统，实时处理要求数字计算机有很高的运算速度。传统的通用数字计算机在合理的性能－价格比范围内不能满足这个要求。60年代以来出现了多种新的计算机结构方案。它们的共同点是基于并行处理原理，采用两个或两个以上的多处理机组成计算机系统。这类系统通常称为超计算机 (如ILLAC-Ⅳ和CRAY-Ⅰ)。70年代出现了被称为外围阵列处理机的小型超计算机，它具有很高的运算速度而且价格相对低廉。外围阵列处理机最初用于医学、断层分析和地震处理方面,后来逐渐用于仿真。其中AD-10系统是主要为仿真应用设计的。
并行处理 在并行处理中，同一时刻至少有两个或多个操作在同时进行，从而大大提高了运算速度。广义地说，并行处理原理早已用于设计通用计算机系统，其目的是为了充分利用计算机的资源，使一台机器并行地完成多个作业。而在多处理机系统中，并行化的目的则是为了利用多台处理机完成单一的作业，以获得很高的处理速度。并行处理计算机可分为单指令流多数据流结构(SIMD)和多指令流多数据流结构(MIMD)两类。
SIMD计算机 它由一组处理机组成，每个处理机包括一个运算器和一个存贮器，排成阵列形式（图1），公共的控制器发出指令（单指令流），使各处理部件对不同的数据（多数据流）执行相同的运算。这种计算机又称为阵列处理机。具有 n个处理部件的阵列处理机的速度一般比单处理机高n倍。
MIMD计算机 它由多个处理部件组成，每个并行的处理部件都具有独立的控制器和存贮器（图2）。它们在同一时刻可以并行地执行几条指令（多指令流），并对不同的数据(多数据流)进行不同的操作。这种处理方式的特点是多种功能部件分散地、并行地进行处理。
流水线计算机 有人把它称为另一类并行处理计算机，但它不同于上述多个处理部件在空间上并行的计算机。流水线计算机以时间重叠和功能部件分解为基础，将一个串行的操作过程分解成几个子过程。完成这一操作的功能部件被分解成若干子功能模块。每个子功能模块完成一个子过程。各子功能模块的操作时间是重叠的。这种结构很象生产过程的流水作业线，加工的数据流不断地流入流水线，同时在流水线的输出端不断地得到加工完的数据。在此过程中，多个指令并发，而各个子功能模块所处理的是单一的数据流。因此这种系统有时称为多指令流单数据流结构(MISD)计算机。对于浮点加法器，采用6级的流水线会使运算速度提高约3倍。
面向仿真的外围阵列处理机 70年代末为仿真设计的专用数字计算机系统由一台作为主计算机的通用超小型机（如VAX-780）和一台专用的外围阵列处理机(如AD-10）组成。外围阵列处理机在结构上属于MIMD一类,并在算术处理器中采用了流水线技术。它的各个功能处理机并行地完成积分运算、算术运算、控制、输入输出等操作。所有的辅助工作由主计算机完成。外围阵列处理机有3个特点:①采用了内部部件的并行化、流水线技术、超大规模集成电路工艺和定点运算方式,已获得每秒3千万次操作的处理能力;②配备了完善的输入输出系统(包括模数转换器、数模转换器)和离散输入输出系统）,与外部物理系统的连接方便；③配备了按照仿真操作要求设计的模块程序设计系统，易于掌握和使用。
参考书目
王正中编著：《系统仿真技术》，科学出版社，北京，1986。
并行处理 在并行处理中，同一时刻至少有两个或多个操作在同时进行，从而大大提高了运算速度。广义地说，并行处理原理早已用于设计通用计算机系统，其目的是为了充分利用计算机的资源，使一台机器并行地完成多个作业。而在多处理机系统中，并行化的目的则是为了利用多台处理机完成单一的作业，以获得很高的处理速度。并行处理计算机可分为单指令流多数据流结构(SIMD)和多指令流多数据流结构(MIMD)两类。
SIMD计算机 它由一组处理机组成，每个处理机包括一个运算器和一个存贮器，排成阵列形式（图1），公共的控制器发出指令（单指令流），使各处理部件对不同的数据（多数据流）执行相同的运算。这种计算机又称为阵列处理机。具有 n个处理部件的阵列处理机的速度一般比单处理机高n倍。
MIMD计算机 它由多个处理部件组成，每个并行的处理部件都具有独立的控制器和存贮器（图2）。它们在同一时刻可以并行地执行几条指令（多指令流），并对不同的数据(多数据流)进行不同的操作。这种处理方式的特点是多种功能部件分散地、并行地进行处理。
流水线计算机 有人把它称为另一类并行处理计算机，但它不同于上述多个处理部件在空间上并行的计算机。流水线计算机以时间重叠和功能部件分解为基础，将一个串行的操作过程分解成几个子过程。完成这一操作的功能部件被分解成若干子功能模块。每个子功能模块完成一个子过程。各子功能模块的操作时间是重叠的。这种结构很象生产过程的流水作业线，加工的数据流不断地流入流水线，同时在流水线的输出端不断地得到加工完的数据。在此过程中，多个指令并发，而各个子功能模块所处理的是单一的数据流。因此这种系统有时称为多指令流单数据流结构(MISD)计算机。对于浮点加法器，采用6级的流水线会使运算速度提高约3倍。
面向仿真的外围阵列处理机 70年代末为仿真设计的专用数字计算机系统由一台作为主计算机的通用超小型机（如VAX-780）和一台专用的外围阵列处理机(如AD-10）组成。外围阵列处理机在结构上属于MIMD一类,并在算术处理器中采用了流水线技术。它的各个功能处理机并行地完成积分运算、算术运算、控制、输入输出等操作。所有的辅助工作由主计算机完成。外围阵列处理机有3个特点:①采用了内部部件的并行化、流水线技术、超大规模集成电路工艺和定点运算方式,已获得每秒3千万次操作的处理能力;②配备了完善的输入输出系统(包括模数转换器、数模转换器)和离散输入输出系统）,与外部物理系统的连接方便；③配备了按照仿真操作要求设计的模块程序设计系统，易于掌握和使用。
参考书目
王正中编著：《系统仿真技术》，科学出版社，北京，1986。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条