1) FIFO register
FIFO寄存器
1.
Three FIFO registers with 32 bits are given out,which are in original coordination with synchronous interruptable signals so that reducing demands on hardware and relieving taking up time of CPU during phase shifting timed.
介绍一种新型的全数字触发器，它突破 8位单片机位数的局限，提出的三个 32位的 FIFO寄存器，与同步中断信号有机配合，降低了对硬件的要求，又减少了移相定时过程占用 CPU的时间 。
2.
The methods about how to use FIFO register were analysed.
介绍了并行口常见的几种工作模式和ECP模式的特点以及并行口ECP协议的输入输出时序特性,说明了并行口ECP模式所使用的寄存器及端口地址;分析了FIFO寄存器的使用方法;给出在并行口ECP模式下进行双向数据传输的一个电路实例和主要的通信流程。
2) FIFO Memory
FIFO存储器
1.
This article discuss the FIFO memory Application to photoelectron digital/analog conversion device,as well as memory trend of development.
论述了FIFO存储器在光电数/模转换装置中的应用,以及存储器发展趋势。
2.
The core of the system is the ARM microcontroller and FIFO memory,it controls thelogic of the data acquisition board by programmable logic device(PLD).
系统以ARM微处理器和FIFO存储器为核心,利用可编程逻辑器件实现对整个底层数据采集系统的逻辑控制,整个系统具有开放性和可扩展性,软件具有再构性,可以修改或增加模块,进行更高级的分析处理。
3.
In this paper, the interface between TMS320C67 EMIF and asynchronous FIFO memory is described.
介绍了TI公司TMS320C67系列DSP的EMIF(外部存储器接口)与异步FIFO(先进先出)存储器的硬件接口设计,着重描述了用EDMA(扩展的直接存储器访问)方式读取FIFO存储器数据的软件设计流程,最后说明了在选择FIFO存储器时应注意的问题。
3) FIFO regesister
FIFO存贮器
4) FIFO memory controller
FIFO存储控制器
1.
The design of a FIFO memory controller was completed with VHDL.
介绍了用VHDL实现FIFO存储控制器的设计,给出了整个FIFO系统的控制原理,对控制单元作了详细的说明,并给出控制器的读、写时序图、写周期的状态图和部分编制的程序。
5) FIFO memory buffer
FIFO缓冲存储器
1.
FIFO memory buffers: structure and applications;
FIFO缓冲存储器的结构及应用
6) Register
[英]['redʒɪstə(r)] [美]['rɛdʒɪstɚ]
寄存器
1.
CPU register and overlapping register window tech;
CPU寄存器集的实现方法与重叠寄存器窗口技术
2.
A Successive Approximation Analog-to-Digital Converter Based on a New Register Architecture;
一种基于新型寄存器结构的逐次逼近A/D转换器
补充资料：寄存器
电子计算机中用来在操作时暂时存储信息的部件。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条