1) digital ansering grab
数字抢答器
2) calling implement
抢答器
1.
A kind of eight routes digital calling implement is introduced in the thesis,and the MCS—51 Single chip controller is its hard core.
介绍了一种以MCS—51单片机为核心的八路数字抢答器系统,分别从硬件和软件两方面阐述了该控制系统的设计方法,并经过调试和运行使该系统达到预期目标,具有反应快、功能齐全、实用性强的特点。
2.
A kind of 14-route digital calling implement system,which was based on AT89C51 single chip processor,was introduced in this paper.
介绍一种以AT89C51单片机为核心的十四路数字抢答器系统。
3) answering machine
抢答器
1.
Using of S7-200 Programmable Controller in Answering Machine;
S7-200可编程序控制器在抢答器中的应用
2.
There are many ways to realize the answering machine function, for example the earlier analog circuit, the digital circuit or the analog digital mixing circuit.
实现抢答器功能的方式有多种,可以采用早期的模拟电路、数字电路或模数混合电路。
3.
By explaining the design of four people answering machine, the sequences of designing digit logic circuit by using VHDL on MAX+PLUSH platform of ALTERA company in American are introduced.
叙述了EDA技术的定义及特点 ,通过举例说明一四人抢答器的设计 ,一方面介绍了在美国ALTERA公司MAX +PLUSII平台上使用VHDL设计数字逻辑电路的步骤 ,另一方面看到EDA技术是数字系统设计的主要手段 ,是高科技社会发展的必然成果 。
4) responder
[ri'spɔndə]
抢答器
1.
This paper introduces a Responder, it is using computer parallel port and PC keyboard chip production.
介绍了一款利用计算机并口和键盘芯片制作的抢答器,该系统成本低廉,制作方便,可扩充性强,可以作为学生的课外活动或毕业设计,具有很强的实用性。
2.
In this paper the design requirements of digital responder with countdown function is analyzed and a design concept of system with CPLD is presented.
分析了具有倒计时功能数字式抢答器的设计需求,给出了采用CPLD(复杂可编程逻辑器件)的系统设计方案,详细介绍了用VHDL(超高速集成电路硬件描述语言)进行其核心设计CPLD内部功能模块的具体设计及实现方法。
5) first signal discriminator
抢答器
1.
Design of Intelligent First Signal Discriminator Based on Single Chip Microcomputer;
单片机控制的智能型抢答器设计
2.
An intelligent first signal discriminator based on On-line programming MCU is introduced.
应用Motorola 08系列中MC68HC908GP32为核心部件构成八路智能抢答器,除了实现基本功能外,在GP32支持在线编程的基础上提供了系统的参数动态设置与可在线升级功能,从硬件和软件方面详细阐述了其设计过程。
6) answering racer
抢答器
1.
This paper introduces the design of a multi-Line answering racer based on principle of infrared remote-control answering input and single chip microcomputer controlling.
介绍基于红外遥控抢答输入和单片机控制的多路抢答器的设计,给出系统的硬件组成和硬软件设计方法。
2.
In this paper, the electric circuit and designing thought of a micro-control answering racer with 16-wire is introduced,and its function is also described.
介绍了一种十六路抢答器的电路组成、设计思路及功能。
3.
This paper introduces the design of answering racer based on FPGA.
介绍一种基于FPGA的抢答器设计,给出了顶层电路原理图和主模块的部分VHDL源程序。
补充资料：波数字滤波器
由两端终接电阻负载的无源LC梯形滤波器导出的一种数字滤波器结构。应用双线性变换S=k(1-Z-1)/(1+Z-1)可将用波参数描述的无源元件,实现为数字元件。表1列出了无源元件R、C、L及其对应的由延时单元、乘法器和加法器构成的数字元件。
通常高阶递归型数字滤波器的级联型或并联型有产生极限环振荡的危险。此外,在输入信号非常小时,由于舍入误差的高度相关，也可能导致数字滤波器的不稳定而产生固定振荡。1971年，提出波数字滤波器的伪无源性概念，并论证了这种数字滤波器的低灵敏度特性。波数字滤波器具有良好的稳定性，可以用较短的系数字长实现，有良好的动态范围，不会出现极限环振荡（即在环路情况下应用也不会出现任何杂散振荡）。这种数字滤波器特别适用于通信系统。
在波数字滤波器结构中，用波参数描述的元件，在联接时必须遵从端口间阻抗匹配的原则。相应地，数字元件之间的联接按其为串联或并联分别采用由乘法器和加法器构成的串联适配器或并联适配器匹配联接。适配器符号及其对应的联接关系见表2。图为三阶椭圆型低通LC 梯形滤波器及其等效的波数字滤波器。 波数字滤波器的另一种结构称为波格型数字滤波器，是由对称型或格型无源LC 滤波器导出的。
参考书目
A. Antonious, Digital Filter : Analysis and Design,McGraw-Hill Co.,New York,1979.
通常高阶递归型数字滤波器的级联型或并联型有产生极限环振荡的危险。此外,在输入信号非常小时,由于舍入误差的高度相关，也可能导致数字滤波器的不稳定而产生固定振荡。1971年，提出波数字滤波器的伪无源性概念，并论证了这种数字滤波器的低灵敏度特性。波数字滤波器具有良好的稳定性，可以用较短的系数字长实现，有良好的动态范围，不会出现极限环振荡（即在环路情况下应用也不会出现任何杂散振荡）。这种数字滤波器特别适用于通信系统。
在波数字滤波器结构中，用波参数描述的元件，在联接时必须遵从端口间阻抗匹配的原则。相应地，数字元件之间的联接按其为串联或并联分别采用由乘法器和加法器构成的串联适配器或并联适配器匹配联接。适配器符号及其对应的联接关系见表2。图为三阶椭圆型低通LC 梯形滤波器及其等效的波数字滤波器。 波数字滤波器的另一种结构称为波格型数字滤波器，是由对称型或格型无源LC 滤波器导出的。
参考书目
A. Antonious, Digital Filter : Analysis and Design,McGraw-Hill Co.,New York,1979.
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条