2) CX2388x
视频芯片CX2388x
1.
The main performance and features of CX2388x Video decoder are introduced.
介绍了视频芯片CX2388x的主要性能特点,分析了应用DriverStud io编写WDM驱动程序的优势,采用DriverStud io+V isual C++的开发方式实现了基于CX2388x的PCI图像采集卡的驱动。
3) Video controller chip
视频处理芯片
1.
Video controller chip,which is one of the important component of video embedded systems,plays an important role in video signal acquisition,decoding,encoding,output and other important functions.
视频处理芯片是嵌入式视频系统的核心部件之一,具有视频信号采集、编码、解码、输出等功能。
4) Video decoder
视频解码芯片
1.
The McBSP port of DSP was designed to simulate I2C bus for initializing the video decoder.
介绍图像采集系统的构成,说明了视频解码芯片SAA7113在系统中的重要性;利用DSP的McBSP接口模拟I2C总线协议初始化SAA7113,对输入的模拟视频信号进行A/D转换;分析视频解码芯片SAA7113产生的ITU656数字视频信号格式;最后介绍嵌入式图像采集系统的实验结果,进一步验证SAA7113初始化的正确性。
5) VPC3230D
视频解码芯片VPC3230D
1.
The features and using method of video decoder chip VPC3230D,scan rate co nvert-er NV320and display processor TDA9332H are discussed,and some pro blems which should be concerned in the design are also summarized.
介绍了视频监控系统中逐行扫描彩色监视器的设计方法,叙述彩色监视器的主要功能和视频解码芯片VPC3230D,扫描率转换芯片NV320及显示处理器TDA9332H的性能特点及使用方法,同时提出设计时应注意的问题。
6) video post process chip
视频后处理芯片
补充资料：视频随机存取存储器芯片
视频随机存取存储器芯片
video random access memory chip, VRAM
.656-视┌──┐│时序││控制│└──┘列地址译码Ao~A，列地址级冲寄存器 I/0数据级冲Wl/0，~Wl/0‘写人控制A。~A，行地址级冲寄存器写人屏蔽寄存器Wl/0:~Wl/0 …512K4一514x4串行访问存储器(S^M) 一512X4一A。~A7申行翰出地址计数器申行拍出数据选择51/O，~51/O-图1 256kbx4双端口、丁U心叭框图人，而保持原有的数据。这样就便于输人直线或曲线。新写人的线筱盖原有的图象，而不在线上的图象保持原状。DRAM端口可通过图象控制电路与中央处理器(CPU)总线相接，便于CPtJ直接访问1万监M。 SAM端口是高速串行输人输出端口。SAM端口在外部时钟控制下实现象素数据的串行输人或输出。SAM与I)RAM间按行进行数据转换。串行输出主要用于屏幕显示的刷新，串行输人则是通过控制电路高速输人一行数据，再转换写人DRAM。 由此可见，用VRAM比用普通1〕RAM作显示存储器可更有效地改写屏幕，提高了图象变换的速度，并且也允许有更高的象素频率(更高的分辨率)。但、叹AM的成本高于普通DRAM。 双端口VRAM芯片有64kb只4，256 kb X4，128 kb xs，256 kb x 16等品种。图l为256 kb x4双端口VRAM框图。此VRA五人的核心是点阵为512x512x4的1〕RAM和512又4的SAM。其组成还有用于控制1〕RAM访问的行、列地址缓冲寄存器、行地址译码驱动、列地址译码、读出放大和写人驱动、输人输出(1/0)数据缓冲、写人屏蔽寄存器和写人控制等外围电路。此外，还有用于控制访问SAM的申行输出地址(指针)计数器、串行输出数据选择和串行输人输出数据寄存器。 地址输人AO一A，确定访问1〕RAM的行地址、列地址，或访问SAM的起始地址。wl/q一wl/q为DRAM端口的数据输人输出，S1/q一Sl/q为SAM端口的数据输人输出，1灵AS和(护占为行选和列选信号，sc为串行数据输人输出控制时钟，丽为串口使能控制。WB/WE为DRAM按位写人和数据写人控制。I)T/()E为1〕RAM与SAM间数据转换和读出时输出控制。 DRAM端口的操作及DRAM与SAM间的转换根据获入弓处于下降边时(丽j厅/丽，丽豆/丽E和SE的状态确定，如表1所示。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条