|
说明:双击或选中下面任意单词,将显示该词的音标、读音、翻译等;选中中文或多个词,将显示翻译。
|
|
1) instruction set simulator
指令集模拟器
1.
A hardware/software co-simulation method is presented which integrates an event-driven VHDL hardware simulator with an instruction set simulator (ISS).
提出一种在嵌入式系统软硬件协调设计中对系统功能进行验证的软硬件协同模拟方法 该方法使用指令集模拟器 (ISS)和事件驱动硬件模拟器分别完成软硬件的模拟 ,并采用C ++语言构造处理器的总线功能模型 ,实现软硬件模拟器的信息交互 重点讨论指令集模拟器、总线功能模型以及硬件模拟器协同模拟接口的设计与实现方法 ,同时还给出了软硬件模拟器之间的同步算
2.
In this paper, the strategy of interpretative simulation is applied, and the design and implementation of retargetable instruction set simulator are discussed.
指令集模拟器是进行体系结构设计与评估及软件逆向工程开发的有利工具。
3.
The binary decoder is an important component of software tools such as instruction set simulators (ISSs), disassemblers and debuggers.
指令二进制码的译码过程是指令集模拟器、反汇编器以及调试器等软件的重要组成部分,译码效率直接影响到这类工具的性能。
2) Instruction Set Simulator(ISS)
指令集模拟器
1.
Instruction Set Simulator(ISS) and its application in processor modeling and verification are introduced.
介绍处理器仿真建模技术以及指令集模拟器在其中的应用,讨论处理器ISA,MA模型建立以及指令精确、时钟精确的指令集模拟器实现方法,提出一种基于多线程技术的调试器集成方法,介绍指令集模拟器在一款密码专用微处理器开发过程中的具体应用方法。
2.
Combining the Event-Driven Hardware Simulator with the Instruction Set Simulator(ISS),an effective and low-cost Co-Verification method is provided.
采用指令集模拟和硬件事件驱动模拟器相结合的协同模拟技术是一种高效的、低代价的嵌入式系统协同验证方案,但解决指令集模拟器和硬件模拟器之间的同步问题是保证协同模拟正确性和提高模拟效率的关键。
3) instruction set simulation
指令集模拟
4) instruction-set architecture simulation
指令集架构模拟
1.
High performance retargetable instruction-set architecture simulation technique;
高性能可重构指令集架构模拟技术
5) instruction set simulator(ISS)
指令集模拟程序
6) instruction-level simulator
指令级模拟器
1.
This paper introduces a instruction-level simulator of DSP core designed by author that has a interface of OPP based on MFC.
在DSP内核的设计、开发过程中,指令级模拟器可用于汇编程序仿真、调试,有利于加快芯片开发进度。
补充资料:多媒体指令集
CPU依靠指令来计算和控制系统,每款CPU在设计时就规定了一系列与其硬件电路相配合的指令系统。指令的强弱也是CPU的重要指标,指令集是提高微处理器效率的最有效工具之一。从现阶段的主流体系结构讲,指令集可分为复杂指令集和精简指令集两部分,而从具体运用看,如Intel的MMX(Multi Media Extended)、SSE、 SSE2(Streaming-Single instruction multiple data-Extensions 2)和AMD的3DNow!等都是CPU的扩展指令集,分别增强了CPU的多媒体、图形图象和Internet等的处理能力。我们通常会把CPU的扩展指令集称为"CPU的指令集"。 精简指令集的运用 在最初发明计算机的数十年里,随着计算机功能日趋增大,性能日趋变强,内部元器件也越来越多,指令集日趋复杂,过于冗杂的指令严重的影响了计算机的工作效率。后来经过研究发现,在计算机中,80%程序只用到了20%的指令集,基于这一发现,RISC精简指令集被提了出来,这是计算机系统架构的一次深刻革命。RISC体系结构的基本思路是:抓住CISC指令系统指令种类太多、指令格式不规范、寻址方式太多的缺点,通过减少指令种类、规范指令格式和简化寻址方式,方便处理器内部的并行处理,提高VLSI器件的使用效率,从而大幅度地提高处理器的性能。 RISC指令集有许多特征,其中最重要的有: - 指令种类少,指令格式规范:RISC指令集通常只使用一种或少数几种格式。指令长度单一(一般4个字节),并且在字边界上对齐。字段位置、特别是操作码的位置是固定的。
- 寻址方式简化:几乎所有指令都使用寄存器寻址方式,寻址方式总数一般不超过5个。其他更为复杂的寻址方式,如间接寻址等则由软件利用简单的寻址方式来合成。
- 大量利用寄存器间操作:RISC指令集中大多数操作都是寄存器到寄存器操作,只以简单的Load和Store操作访问内存。因此,每条指令中访问的内存地址不会超过1个,访问内存的操作不会与算术操作混在一起。
- 简化处理器结构:使用RISC指令集,可以大大简化处理器的控制器和其他功能单元的设计,不必使用大量专用寄存器,特别是允许以硬件线路来实现指令操作,而不必像CISC处理器那样使用微程序来实现指令操作。因此RISC处理器不必像CISC处理器那样设置微程序控制存储器,就能够快速地直接执行指令。
- 便于使用VLSI技术:随着LSI和VLSI技术的发展,整个处理器(甚至多个处理器)都可以放在一个芯片上。RISC体系结构可以给设计单芯片处理器带来很多好处,有利于提高性能,简化VLSI芯片的设计和实现。基于VLSI技术,制造RISC处理器要比CISC处理器工作量小得多,成本也低得多。
- 加强了处理器并行能力:RISC指令集能够非常有效地适合于采用流水线、超流水线和超标量技术,从而实现指令级并行操作,提高处理器的性能。目前常用的处理器内部并行操作技术基本上是基于RISC体系结构发展和走向成熟的。
正由于RISC体系所具有的优势,它在高端系统得到了广泛的应用,而CISC体系则在桌面系统中占据统治地位。而在如今,在桌面领域,RISC也不断渗透,预计未来,RISC将要一统江湖。
CPU的扩展指令集 对于CPU来说,在基本功能方面,它们的差别并不太大,基本的指令集也都差不多,但是许多厂家为了提升某一方面性能,又开发了扩展指令集,扩展指令集定义了新的数据和指令,能够大大提高某方面数据处理能力,但必需要有软件支持。 MMX 指令集 MMX(Multi Media eXtension,多媒体扩展指令集)指令集是Intel公司于1996年推出的一项多媒体指令增强技术。MMX指令集中包括有57条多媒体指令,通过这些指令可以一次处理多个数据,在处理结果超过实际处理能力的时候也能进行正常处理,这样在软件的配合下,就可以得到更高的性能。
说明:补充资料仅用于学习参考,请勿用于其它任何用途。
参考词条
|