1) ISAT
动态存储建表
2) dynamic storage
动态存储
1.
On dynamic storage and load techniques of image information based on data window object;
基于数据窗口对象的图像信息动态存储与载入技术
2.
Method of implementing dynamic storage based on link in C#;
C#中实观链式动态存储的方法
3.
Research on dynamic storage model of remote sensing data based on desktop-grid
桌面网格环境下遥感数据动态存储模式研究
3) DRAM
动态存储器
1.
In this paper, the first-in-first-out(FIFO) circuit design for the PCI-Express interface is proposed,which is based on the dynamic access memory (DRAM) core with the 0.
18μm标准CMOS工艺实现的基于动态存储器(DRAM)内核的高速大容量先入先出存储器(FIFO)电路及其版图设计。
2.
DRAM is an important memory device,the application of FPGA is quite extensive in the area of hardware design.
动态存储器(DRAM)是重要的存储器件,现场可编程门阵列(FPGA)在计算机硬件设计领域的应用也十分广泛。
4) dynamical storage
动态预存储
1.
In this paper, the structure of a kind of video surveillance system used in industry and therelative technologies such as dynamical storage and IP multicast is introduced briefly.
介绍了一种应用于工业生产的视频监控系统的系统结构,以及系统中采用的动态预存储和IP组播等相关技术,并给出了一种动态存储的实现方法。
5) dynamic memory
动态存储器
1.
Design of dynamic memory in data acquisition of nuclear medicine;
核医学数据获取动态存储器的设计
6) SDRAM
动态存储器
1.
Based on 60MHz intermediate - frequency signal of weather radar , by using the technology of A/D undersampling , digital- direct synthesizing sampling clock, putting SDRAM as large- scale buffer and 64 bits PCI bus as high- speed transfer ,the paper has r.
本文针对天气雷达60MHz中频信号,通过应用A/D欠采样技术、数字直接合成采样时钟、以动态存储器(SDRAM)为大容量缓存、64位PCI总线为高速传输,实现了中频数据采集和传输;文中详细介绍了这些关键技术的设计。
补充资料：动态随机存取存储器芯片
动态随机存取存储器芯片
dynamic random access memory chip,DRAM
丽爪厂-.亡再再—A一A饭二加肋姗娜再生地址丽爪厂几一J一-骊一一一几..…厂一~A0一Al二厂一1川功功留 行地址列地址(a) 图4(a)仅豆丽方式; (b)(e)DRAM的别新方式(b)亡丽在前方式;(c)隐含方式出数据有效的时间。目前有120，100，70，60ns等种类，在DRAM产品上分别用一12，一10，一7，一6表示。实际使用时列地址读出时间t优也很重要，它是由石店下降边到读出数据有效的时间，通常为40ns一ZOns。由于列选读出时间比行选读出时间小得多，而行选工作时，选中行线所有单元存储的数据均输出到列数据寄存器;因此】〕RAM可以选择快速工作方式，即在瓦骊变为低后，连续访问已选中行的不同列的存储单元。在快速工作方式下同样可有读出、写入和读一改写操作。有三种快速工作方式，即页面方式、半字节方式、列静态方式，最常用的是页面工作方式。 (1)页面方式豆后为低时，石店连续输人页脉冲。用〔骊污下降边锁存由地址线输人的不同的列地址，从而访问同一行地址、不同列地址的存储单元。由于不需每次访问都由豆入弓变低开始，因而后面的访问读出时间和周期可大大缩短。 (2)半字节方式豆丽为低时，第一个硕丽下降边锁存由地址线输人的第一个列地址。以后的三个亡丽下降边锁存内部自动加一的列地址。这样可快速访问行地址相同、四个列地址连续的存储单兀。 (3)列静态方式当瓦店为低时，石店的下降边锁存第一个列地址，读出其数据(或进行其它操作)，然后厄丽和瓦活维持低电平。通过改变地址线输人的列地址来改变要访间的存储单元，这时的控制类似于.态随机存取存储器芯片的操作。 初期的1〕RAM是PMC6工艺制作的，但广泛使用的是NMC6和CMC6DRAM。由于静态功耗的限制，NMC61〕RAM目前只做到256 kb。随着CNI(万微细加工技术的高度发展，CMC6DRAM已达到64 Mb。NMG6I)R AM 256kb芯片的静止功耗约为25inw，而ChKE】〕RAM256kb到16Mb芯片均不大于5.5n1w。这两种工艺的工作功耗均为400 n1w左右。 微细加工技术的发展，不仅使I)RAM的容量不断加大，访问时间加快，而且在结构上出现了各种不同的字长。初期DRAM的字长仅1位，输人数据与输出数据用两个管脚，后来增加到4位字长。容量提高到IMb以上的DR人M又增加到8位和16位字长。例如对4Mbl)R AM，结构上有4MI〕xl，IML〕x4，512kbX8，256kbX16等不同字长。这样，可用最少量的芯片满足各种系统对存储容量的不同需求。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条