1) design for testability
测试性设计
1.
Diagnostic strategy design is an important task in the design for testability(DFT).
诊断策略优化设计是测试性设计中的一项重要内容。
2.
In this paper,an approach to design for testability in system level is studied based on structural model,including concept, theory and algorithms.
本文从结构模型出发 ,研究了系统级测试性设计的概念、理论和实现算法 ,并以动力调谐陀螺仪为例 ,进行了设计分析。
3.
Based on the analyses,a system BIT for the system is designed and achieved by using the technology of the design for testability of system BIT.
为提高某SINS/GPS组合导航系统的可靠性、维修性和测试性 ,针对该系统进行了系统级BIT测试需求分析 ,并在此基础上 ,应用系统级BIT测试性设计技术 ,设计并具体实现了该系统的系统级BIT。
2) Testability design
测试性设计
1.
This paper presents the important action of the simulation fault injection in the testability design, and the important steps to complete the testability design using the simulation.
论述了仿真故障注入在测试性设计中的重要作用以及利用仿真进行测试性设计的几个重要环节。
2.
Testability design is a promising technique for improving reliability, maintainability and availability of a complex system.
测试性设计是近年来发展起来的一门新兴学科 ,对提高复杂系统的可靠性、可维修性和可用性具有重要的意义。
4) Design for testability
可测试性设计
1.
Because of the high integration characteristic of resonant tunneling diode (RTD) circuits, design for testability is significantly important to simplify the RTD circuits testing.
针对共振隧穿二极管(RTD)电路由于具有超高集成度特点所带来的电路测试困难,在故障分析与故障模型的基础上提出了RTD电路的可测试性设计方案。
2.
Boundary Scan Technique (BST) is a new and effective way of test and design for testability for VLSI circuits.
1边界扫描机制是一种新型的VLSI电路测试及可测试性设计的有效方法,为了高效地应用边界扫描机制对电路系统进行测试,必须对其所涉及的理论方法进行深入探讨。
3.
The idea of test and design for testability is discussed, the challenges of test and design for testability are analyzed, then the test and design for testability in SOC design are discussed.
CMOS器件进入超深亚微米阶段,集成电路(IC)继续向高集成度、高速度、低功耗发展,使得IC在测试和可测试性设计上都面临新的挑战。
5) design-for-testability
可测试性设计
1.
A comprehensive survey of the up-to-date design-for-testability (DFT) methods and testing technologies for system-on-a-chip (SOC) is presented.
对SOC可测试性设计与测试技术的国际研究现状及进展进行了广泛而深入的综述。
6) DFT
可测试性设计
1.
SoC DFT Design Based on Function and ESL Debug;
基于功能的SoC可测试性设计及系统级调试
2.
Research on DFT Techniques for a Kind of Intelligent Communication Board;
一种智能通信板的可测试性设计研究
3.
Aiming at the difficult situation of the inspecting and test system of “ground to air” missile,the means of design for testability (DFT) in “ground to air” missile based on the technology of DFT are introduced.
阐述了地空导弹武器系统可测试性设计的必要性 ,论述了可测性设计的基本理论 ,分析了地空导弹武器系统可测性设计涉及的相关问题。
补充资料：测试结果可接受性的检查和最终测试结果的确定
测试结果可接受性的检查和最终测试结果的确定
check of the acceptability of test results and determination of the final test result
C凡(3)二3.3d，时，取此3个结果的平均值作为最终侧试结果;否则取它们的中位数作为最终测试结果。。，为重复性标准差(即在重复性条件下所得侧试结果的标准差)。 在口田T 11792一1989中还对重复性和再现性条件下所得侧试结果可接受性的检查方法和最终测试结果的确定做了详细讨论和规定。(马毅林)ceshi 11叩uo kejieshCxjxing d6 iiancha he zuizhong ceshi】i闪旧de que心ing测试结果可接受性的检查和最终测试结果的确定(checkof山eac，ptability of test，ults助ddsterminationofthefi耐testresult)在商品检验中进行一次测试的情形不多见，当得到一个测试结果时，所得结果不可能直接与给定的重复性标准差作可接受性的检查。对测试结果的准确性有任何疑问时都应再进行一次测试。所以，对两个测试结果进行可接受性的检查是一般的情况。 可接受性的检查，实际上是一种统计检验。任何两个测试结果只要能通过可接受性的统计检验即可认为是一致的，均可接受。比如，在重复性条件下，所得结果之差的绝对值(下称绝对差)不超过相应的重复性限r(见重复性和再现性)的值，则认为两个结果是一致的，均可接受;如果两个侧试结果的绝对差超过r，则认为它们是不一致的，必须增加测试。 按国家标准《测试方法的精密度在重复性或再现性条件下所得测试结果可接受性的检查和最终测试结果的确定》(GBIT 1 1792一1989)，在重复性条件下，如果两个测试结果的绝对差不超过r的值，可取两个侧试结果的平均值作为最终测试结果。如果两个结果的绝对差超过r的值，并且测试费用较低，须再做两次测试。当4个结果的极差(即其中的最大值与最小值之差)不超过相应的临界极差c，瓜(4)二3.6a，时，取4个结果的平均值作为最终测试结果。如果两个结果的绝对差超过r的值，并且测试费用较高时，只须再作一次测试。当3个结果的极差不超过相应的临界极差
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条