说明:双击或选中下面任意单词,将显示该词的音标、读音、翻译等;选中中文或多个词,将显示翻译。
您的位置:首页 -> 词典 -> 全数字集成控制
1)  whole digital integrated control
全数字集成控制
1.
It can also solve the problem of motor overload destroys due to the electromagnetism difference in double motor drive through whole digital integrated control.
在双电机拖动中因为电机的电磁差异,致使其中一台电机过负载烧坏的问题,可由全数字集成控制有效解决。
2)  complete IC control
全集成控制
3)  full digital control
全数字控制
1.
This paper presents a full digital control system for pulsed gas metal arc welding inverter.
设计并实现了脉冲焊电流和弧长的全数字控制,取得了良好的控制性能。
2.
The full digital control theories of short circuiting transfer,single pulsed and double pulsed MIG/MAG are explained in detail.
结果表明,采用全数字控制方法实现多种气体保护焊焊接工艺是完全可行的,在不改变硬件电路情况下,仅仅改变软件就可以满足不同焊接工艺需求,且焊接性能优良。
4)  Fully digital control
全数字控制
5)  Digital control
全数字控制
6)  full-digital control
全数字控制
1.
This paper describes a full-digital control system in the flux-weakening mode with two microprocessors for a new surface-mounted permanent magnet synchronous motor, which has an additional reluctance rotor part.
研究了一种双CPU全数字控制转子加额外磁阻铁心的新型表面式永磁同步电动机的弱磁控制系统,对系统中弱磁算法、转速计算和速度调节器作了深入探讨,得到了较好的实验结果。
补充资料:数字集成电路


数字集成电路
digital integrated circuit

数数·701Vac=十SVVcc~15VR:l!R:冬军铃Q一A BD(b)┌───┐ │i·。 │ ├───┼─┬──┐│〔二 │l │l‘ │└───┴─┴──┘AB 图1基本逻样门电路图(a)1了TL‘‘与非”门电路;(b)了TL“与非”门电路(74H系列); (e)ECL“或非”、“或”电路;(d)CMOS‘‘或非”fl电路 按其输出的生成方法,数字IC可分为组合(逻辑)电路和时序(逻辑)电路两种。组合电路的输出只取决于当前输人组合,而不受过去输人的影响。时序电路的输出则取决于当前输人和过去输人所引起的当前状态。由于要保存过去输人的状态,所以时序电路中都有记忆电路。数字IC基本逻辑电路主要有二权替一舀体替逗裤电路(IJTL)、舀体苍一舀体替足牌电路(1,rL)、封权拍合逗褥电路(ECL)和金属一氧化物一半导体逻辑电路(h奴觅】呢ic circuit)。此外还有BICN正冷逻辑电路、集成注人逻辑电路(IIL)及多值逻辑电路(MVL)等。表1为几种主要逻辑电路型式集成电路性能比较。 数字IC分别以高、低电平表示逻辑1和0。若IC用高电平表示逻辑1,低电平表示逻辑0,称为正逻辑电路;反之,高电平对应逻辑0,低电平对应逻辑1的电路称为负逻辑电路。这是在设计数字IC时约定的。 门电路是组合电路中的基本电路,它按照输人端条件产生输出。基本门电路有“与”门、“或”门、“非”f丁、“与非”门、“或非”fl、“与或非”门、“异或”门、“同或”门等。表2中以A,B双输人和Q输出为例给出基本门电路的逻辑表示、电路符号表示和真值表。┌──┐│》1 │└──┘┌──┐│.》1│└──┘┌──┐│ %26 │└──┘┌──┐│ %26 │└──┘县县(a)(b)图2基本R-S触发器电路图和电路符号(a)用“或非”门组成,高电平触发的RS触发器;(b)用“与非”门组成,低电平触发的RS触发器思母县恩叭职叫士 图3基本触发器的电路符号及其工作特性(a)R一S触发器;(b)T触发器;(e)JK触发器:(d)D触发器图1给出了四种型式的典型电路图。以图(b)为例,当A,B同时为高电平时,Tl截止,几导通,导致几,几截止,几导通,输出为低电平;当A,B中有一个为低电平时,Tl导通,几截止,导致几,几导通,几截止,输出为高电平。
说明:补充资料仅用于学习参考,请勿用于其它任何用途。
参考词条